半导体工艺40年（下）
一、半导体工艺现状
根据《2019集成电路行业研究报告》中的数据显示，先进制程（28nm及以下工艺）占据了48%的市场份额，而其它成熟工艺则占据了52%的市场份额。
如果将28nm工艺也视作“成熟工艺”的话，成熟工艺的市场份额就更大了。可以说，成熟工艺才是业界的主流。老黄为什么长期用16纳米（实际上尺寸是20+）、而且新产品也只是选择8纳米工艺（10+++实际上也是20尺寸产品），很简单与其性能不提高而增加成本和风险，还不如用稳赢稳赚的工艺。
诸多原因导致很早开始就导致晶体管的尺寸缩小进入了泥潭，越来越难，到了22-28nm之后，已经无法做大按比例缩小了，因此就没有再追求一定要缩小，反而是采用了更加优化的晶体管设计，配合上CPU架构上的多核多线程等一系列技术，继续为消费者提供相当于更新换代了的产品性能。
也就是制造工艺也越来越难做到那么小的尺寸了，而且在现有技术条件下并不能提高性能。以至于实际尺寸和节点已经两回事了。
那为什么做更小的尺寸那么困难？决定制造工艺的最小尺寸的关键设备，叫做光刻机。它的功能是，把预先印制好的电路设计，像洗照片一样洗到晶片表面上去，覆盖住需要保留的部分，然后把不需要的部分腐蚀掉，当然中间的具体工艺更复杂有多种工序。由于目前的主流较新生产工艺采用荷兰艾斯摩尔生产的步进式光刻机，所使用的光源波长是193nm，所以更小的尺寸需要靠多重曝光来达到，有的需要几十张不同的设计模板，先后不断地曝光，才能完成整个处理器的设计的印制。光衍射，会导致精确度影响越来越严重，难度难以想象。经过长时间（前后大约10年）的努力，使用了诸如浸入式光刻（把光程放在某种液体里，因为光的折射率更高，而最小尺寸反比于折射率）、相位掩模（通过180度反向的方式来让产生的衍射互相抵消，提高精确度），终于可以生产60纳米以下的产品，不过这使新工艺的成本程几何级数提升，成品率下降，以至于难度和成本无法接受，这个能接受的极限大致在20纳米（intel 14nm工艺的尺寸），7纳米（尺寸上看是假的）能做，但相对不经济而且有一些其他问题（性能下降、功率密度高等等），相信你能理解intel万年14纳米了。
那为何不用更小波长的光刻机呢？首先是光源太难，不过很难也做出来了，被称为极紫外(EUV)，波长13.4纳米。但是这个波长，已经没有合适地介质可以用来折射光，构成必须的光路了，因此这个技术里面的光学设计，只能全部是反射，而在如此高的精度下，设计如此复杂的反射光路，本身就是难以想象的技术难题。这个难关集全球顶尖企业也基本解决了，但是还有新的问题，那就是EUV光源的强度不足以维持高强度生产，做是可以做了，但是速度较慢，会赔钱！所以GF和中芯早早就放弃了，intel也苦熬中，只有只手遮天的台积电和财大气粗心气比天高的三星在坚持，而且三星的EUV7评价很差。

二、半导体工艺路在何方
半导体工艺按现有的机理，要么是改善晶体管的静电物理(electrostatics)，这是其中一项，要么改善沟道的输运性质(transport)，决定晶体管的基本性能（开关速度和导通电流）。
近年一方面通过材料、结构、工艺的革新继续推进，出现砷化镓（GaAs）与氮化镓（GaN），以及一些改进的结构，另一方面科学家也在探索机理的改变，比如隧穿晶体管啦，负电容效应晶体管啦，碳纳米管以及近年热门的石墨烯晶体管，也就是把石墨烯做为沟道材料，但是因为存在关键问题没很大进展，这个问题就是石墨烯不能完全饱和。而晶体管设计里面，除了考虑开关性能之外，还需要考虑另一个性能，就是饱和电流问题。能不能饱和导通很关键，其实电流能饱和才是晶体管能够有效工作的根本原因，因为不饱和的话，晶体管就不能保持信号的传递，因此无法携带负载，相当于你这个开关接触不良，放到电路里面去，还不能正常工作的。砷化镓高电子迁移率已经应用于一些大功率器件，氮化镓具有很高的电子迁移率和热通量（通俗说就是导热能力），理论上是一种有前途的材料。

图一：SuperMIM
结构和材料方面，以intel的SuperFin技术取得的进展最大，已经准备实用化。号称是Willow Cove，Tiger Lake应用的全新晶体管技术。Intel公布的信息中看，10nm SuperFin技术(图一）就是Intel增强型FinFET晶体管（图二）与Super MIM（Metal-Insulator-Metal）电容器的结合。据其官方资料显示，Super MIM在同等的占位面积内电容增加了5倍，声称显著提高了产品性能。这一行业领先的技术由一类新型的 Hi-K 电介质材料实现，该材料可以堆叠在厚度仅为几埃的超薄层中，从而形成重复的“超晶格”结构。还有新型薄势垒（Novel Thin Barriers）技术采用，可以将过孔电阻降低了 30％，从而提升互连性能表现。
实际上，从图中可以看出，SuperFin并不完全是一种全新的工艺，而是fin MosFET的扩展和改进，其机理是通过多层（折叠）来大幅度扩展栅极的面积，并进一步缩小体积，是现有工艺的发展。再配合新兴绝缘材料，达到较大幅度的改善。

图二：SuperFIN
这些进展，让 10nm 芯片的性能大幅提升了约 20% 之多。约 20% 是什么概念呢？在之前的 14nm 时代，英特尔经过四次技术更迭（14nm、14nm+、14nm++、14nm+++、14nm++++）才实现了约 20% 的性能提升。而这次通过 SuperFin，一次性就完成了约 20%，进步速度远超外界想象。有媒体称，这意味着 SuperFin 已经成为速度更快、甚至可能是全球最快的晶体管。发布了 SuperFin 之后，英特尔还畅想了再进一步的增强型 SuperFin 技术。有了这些技术intel10nm及以后的工艺会更具底气。
所以不能光看表面的技术节点，intel的技术总体上我看还是领先于包括台积电的其他同行。
综上所述，半导体工艺的发展主要动力是国家利益、科技发展（比如太空探测）以及利润，是集合几十年全球的人力财力逐步攻克的。
本人是业余人士，发本人属于随笔性质，意在普通大众初步了解半导体发展的一些事情，错漏在所难免，请见谅！同时，谢谢各位的支持和指导。
总结：
冰冻三尺非一日之寒，中国的半导体工艺发展任重道远，反过来看，后发优势以及半导体工艺面临的十字路口也是我们的优势，不过改革开放以来特别是近年来我国的科研已经步入急功近利和唯经费的误区，几乎所有有才华的青年人都只能无可奈何的走这条路，只有一些功成名就同时能幡然醒悟的有踏实的研究的条件，不过大多已经远离发明创造的黄金年龄。科技要发展，还是要靠青年人，要给新一代的青年人创造符合人类发展规律的条件，这是我们强国之本。

11代低压u密度是真不行，只有40多，远低于英伟达安倍和雷诺阿

忘推荐加精了，补上

完结刘明

6

你好篇文章我能转载到我的博客网站上吗

顶个帖

后续，最新概况参考阅读：
FinFET最后一代 台积电3nm全曝光 成本惊人--快科技--科技改变未来 https://news.mydrivers.com/1/881/881155.htm