EDA²侠客岛简介
https://xiakedao.eda2.com/）
EDA²侠客岛难题挑战·2025由EDA开放创新合作机制(EDA²)主办，由上海电子设计自动化发展促进会作为执行单位承办。旨在探索EDA企业难题，助力EDA人才成长为核心愿景，打通EDA工具难题挑战、课题精研/学习、实验平台、领域交流论坛等多生态场景，与企业、高校等联手共享广阔资源。
2025赛题一览
赛题1：面向PPA的混合尺寸布局算法
（https://xiakedao.eda2.com/competitions/d1a918f9-2732-4772-86b6-d02e80eb70cf/description）
价值阐述：
混合尺寸摆放（Mixed-Size Placement）是芯片物理设计（Physical Design）环节中的核心步骤之一，需要同时对芯片内不同尺寸的模块，如宏模块（Macro）和标准单元（Standard Cell），进行有效布局，最终目标是优化芯片的性能、功耗、面积（PPA）指标。宏模块和标准单元的位置互相影响，且对整个芯片布局的质量产生关键性影响，从而决定了芯片的最终物理实现质量。本赛题期望参赛者提出一种混合尺寸布局算法，实现 PPA 指标的优化。
赛题2：基于汉擎底座的Pattern Matching算法
（https://xiakedao.eda2.com/competitions/5f1fa746-9399-45a9-ad1d-10b44b72f788/description）
价值阐述：
汉擎解决方案以汉擎底座为基础，实现中国EDA的上下游协同，完成模拟、数字、制造等国产EDA工具解决方案的串联，以及国产计算生态的推广。基于汉擎底座的Pattern Matching算法可以充分利用汉擎底座的能力。
赛题3：面向大规模数字电路的逻辑与结构分析算法
（https://xiakedao.eda2.com/competitions/0d336e6f-3c71-4e17-a0d2-47efaa74f151/description）
价值阐述：
基于结构（structure）和功能（function）的电路逻辑分析是 EDA 工具，特别是逻辑综合、逻辑优化和逻辑检查等工具的核心。由于所有的逻辑分析基于布尔代数（Boolean Algebra）的基础理论，绝大部分问题的算法复杂度都是 NP-Complete，所以需要 EDA 工具基于不同的问题和应用提供高效的 heuristic 算法。本题目涉及的算法可以广泛的应用在逻辑等效验证（LEC）、测试向量生成（ATPG），可测试性分析（testability analysis）等 EDA 工具当中，一个高性能、鲁棒性强的算法是保证相关工具能在各种不同应用环境中面对超大规模电路设计能快速获取结果的关键。
赛题4：芯片功能安全验证的计算加速
（https://xiakedao.eda2.com/competitions/4aeaa9b7-3ab0-4bfc-8923-9f243d5186d8/description）
价值阐述：
功能安全验证用于测试和验证汽车电子、医疗设备等关键场景中电子系统对系统性和随机故障的抗性。系统性故障通常由设计或制造缺陷引起，通常会在交付前的功能测试和制造测试阶段解决，而随机故障则需要在电路中额外的设计一些安全机制电路应对，这些安全机制的验证可以在部署前通过软件仿真实现。
赛题5：水平集(level-set)多材料刻蚀算法
（https://xiakedao.eda2.com/competitions/d387ab09-ee69-4a1e-b6af-ba310bb9e6e9/description）
价值阐述：
水平集（Level Set）方法是一种用于界面追踪和形状建模的数值模拟技术。半导体工艺仿真中，基于传统物理化学过程求解偏微分方程组，从而得到仿真结构的一般方法复杂度高、耗时长，极大地限制了仿真工具的性能。水平集方法具有良好的精确度、稳定性和计算效率，可以较为有效地解决半导体工艺仿真中如沉积、刻蚀等形状优化和拓扑结构设计中的复杂问题，为半导体工艺仿真提供了更好的解决方案。
赛题6：DFTEXP工具和RISC-V的高质量DFT的设计和验证
（https://xiakedao.eda2.com/competitions/3eabb5f4-4f95-4538-a2e2-e4a730e1fe32/description）
价值阐述：
芯片制造工序非常繁杂，要经历掺杂，氧化，光刻、刻蚀等数十上百道工艺程序，涉及化学、物理、机械等各种加工过程，每个环节都可能引入制造缺陷，使晶体管短路或断路进而导致不能正常工作。DFT 设计，就是在满足芯片正常功能的基础上，在芯片设计阶段通过增加电路，提高故障覆盖率，使定位问题点变得更容易，并且降低芯片测试的难度、时间成本和金钱成本。
赛题7：基于国产EDA工具的RISC-V处理器物理设计
（https://xiakedao.eda2.com/competitions/7aedfa2b-76b5-4225-affb-4a672b4abb94/description）
价值阐述：
在 RISC-V 物理设计中同时满足高频、低功耗和设计规则收敛是极具挑战的课题。设计者需要充分利用物理设计工具的功能特性，在众多冲突的设计目标中找到优化平衡，并达到最佳综合指标。
https://xiakedao.eda2.com/）
EDA²侠客岛难题挑战·2025由EDA开放创新合作机制(EDA²)主办，由上海电子设计自动化发展促进会作为执行单位承办。旨在探索EDA企业难题，助力EDA人才成长为核心愿景，打通EDA工具难题挑战、课题精研/学习、实验平台、领域交流论坛等多生态场景，与企业、高校等联手共享广阔资源。
2025赛题一览
赛题1：面向PPA的混合尺寸布局算法
（https://xiakedao.eda2.com/competitions/d1a918f9-2732-4772-86b6-d02e80eb70cf/description）
价值阐述：
混合尺寸摆放（Mixed-Size Placement）是芯片物理设计（Physical Design）环节中的核心步骤之一，需要同时对芯片内不同尺寸的模块，如宏模块（Macro）和标准单元（Standard Cell），进行有效布局，最终目标是优化芯片的性能、功耗、面积（PPA）指标。宏模块和标准单元的位置互相影响，且对整个芯片布局的质量产生关键性影响，从而决定了芯片的最终物理实现质量。本赛题期望参赛者提出一种混合尺寸布局算法，实现 PPA 指标的优化。
赛题2：基于汉擎底座的Pattern Matching算法
（https://xiakedao.eda2.com/competitions/5f1fa746-9399-45a9-ad1d-10b44b72f788/description）
价值阐述：
汉擎解决方案以汉擎底座为基础，实现中国EDA的上下游协同，完成模拟、数字、制造等国产EDA工具解决方案的串联，以及国产计算生态的推广。基于汉擎底座的Pattern Matching算法可以充分利用汉擎底座的能力。
赛题3：面向大规模数字电路的逻辑与结构分析算法
（https://xiakedao.eda2.com/competitions/0d336e6f-3c71-4e17-a0d2-47efaa74f151/description）
价值阐述：
基于结构（structure）和功能（function）的电路逻辑分析是 EDA 工具，特别是逻辑综合、逻辑优化和逻辑检查等工具的核心。由于所有的逻辑分析基于布尔代数（Boolean Algebra）的基础理论，绝大部分问题的算法复杂度都是 NP-Complete，所以需要 EDA 工具基于不同的问题和应用提供高效的 heuristic 算法。本题目涉及的算法可以广泛的应用在逻辑等效验证（LEC）、测试向量生成（ATPG），可测试性分析（testability analysis）等 EDA 工具当中，一个高性能、鲁棒性强的算法是保证相关工具能在各种不同应用环境中面对超大规模电路设计能快速获取结果的关键。
赛题4：芯片功能安全验证的计算加速
（https://xiakedao.eda2.com/competitions/4aeaa9b7-3ab0-4bfc-8923-9f243d5186d8/description）
价值阐述：
功能安全验证用于测试和验证汽车电子、医疗设备等关键场景中电子系统对系统性和随机故障的抗性。系统性故障通常由设计或制造缺陷引起，通常会在交付前的功能测试和制造测试阶段解决，而随机故障则需要在电路中额外的设计一些安全机制电路应对，这些安全机制的验证可以在部署前通过软件仿真实现。
赛题5：水平集(level-set)多材料刻蚀算法
（https://xiakedao.eda2.com/competitions/d387ab09-ee69-4a1e-b6af-ba310bb9e6e9/description）
价值阐述：
水平集（Level Set）方法是一种用于界面追踪和形状建模的数值模拟技术。半导体工艺仿真中，基于传统物理化学过程求解偏微分方程组，从而得到仿真结构的一般方法复杂度高、耗时长，极大地限制了仿真工具的性能。水平集方法具有良好的精确度、稳定性和计算效率，可以较为有效地解决半导体工艺仿真中如沉积、刻蚀等形状优化和拓扑结构设计中的复杂问题，为半导体工艺仿真提供了更好的解决方案。
赛题6：DFTEXP工具和RISC-V的高质量DFT的设计和验证
（https://xiakedao.eda2.com/competitions/3eabb5f4-4f95-4538-a2e2-e4a730e1fe32/description）
价值阐述：
芯片制造工序非常繁杂，要经历掺杂，氧化，光刻、刻蚀等数十上百道工艺程序，涉及化学、物理、机械等各种加工过程，每个环节都可能引入制造缺陷，使晶体管短路或断路进而导致不能正常工作。DFT 设计，就是在满足芯片正常功能的基础上，在芯片设计阶段通过增加电路，提高故障覆盖率，使定位问题点变得更容易，并且降低芯片测试的难度、时间成本和金钱成本。
赛题7：基于国产EDA工具的RISC-V处理器物理设计
（https://xiakedao.eda2.com/competitions/7aedfa2b-76b5-4225-affb-4a672b4abb94/description）
价值阐述：
在 RISC-V 物理设计中同时满足高频、低功耗和设计规则收敛是极具挑战的课题。设计者需要充分利用物理设计工具的功能特性，在众多冲突的设计目标中找到优化平衡，并达到最佳综合指标。
