笔记本吧 关注：4,928,314贴子：88,553,187
CPU 部分的供电简单介绍
首先是围绕着插槽部分一圈粉色的电容
推测是松木（或者钰邦？）的电容 560uf 2.5V 低压部分
接着是CPU供电电感和mos
CPU部分采用6项供电直出设计，每项供电有三个MOS
（MOSFET管一般以两个（部分两个以上)组成一组出现在板卡上，分为上下两组，称为上桥和下桥。上桥MOSFET承担外部输入电流，导通的时间短，承担电流低；下桥MOSFET承担的是GPU工作所需电压，其承担的电流是上桥MOSFET的10倍多，导通的时间比上桥长很多。上下两桥的MOSFET管工作时就像水塔，上面在灌水，下面在放水。水塔快满的时候就停止灌水（MOSFET上桥关），水塔快干的时候就开始灌水（MOSFET上桥开），这样底下持续放水的流量就会趋向稳定，GPU/CPU就能得到平稳的电压，有利于性能的发挥。）
每项供电三个mos的型号完全一致，一个上桥，两个下桥
英飞凌的IRFH 7932
T=25℃ I=25A
T=70℃ I=20A（T=100℃ I=16A）每项供电推测应该可以承受40A电流，6项供电200A差不多
首先是围绕着插槽部分一圈粉色的电容
推测是松木（或者钰邦？）的电容 560uf 2.5V 低压部分
接着是CPU供电电感和mos
CPU部分采用6项供电直出设计，每项供电有三个MOS
（MOSFET管一般以两个（部分两个以上)组成一组出现在板卡上，分为上下两组，称为上桥和下桥。上桥MOSFET承担外部输入电流，导通的时间短，承担电流低；下桥MOSFET承担的是GPU工作所需电压，其承担的电流是上桥MOSFET的10倍多，导通的时间比上桥长很多。上下两桥的MOSFET管工作时就像水塔，上面在灌水，下面在放水。水塔快满的时候就停止灌水（MOSFET上桥关），水塔快干的时候就开始灌水（MOSFET上桥开），这样底下持续放水的流量就会趋向稳定，GPU/CPU就能得到平稳的电压，有利于性能的发挥。）
每项供电三个mos的型号完全一致，一个上桥，两个下桥
英飞凌的IRFH 7932
T=25℃ I=25A
T=70℃ I=20A（T=100℃ I=16A）每项供电推测应该可以承受40A电流，6项供电200A差不多
这是X58的南桥，又叫做south bridge 简称（
这个南桥我觉得一些老玩家应该很熟悉了
ICH10R
INTEL芯片组P43、P45、G43、G45、X48与X58等的南桥，加入了1600前端总线的支持，还原生支持45nm酷睿，支持六个SATAII接口和两个eSATA接口，取消了原生IDE接口（可用其它的芯片扩展出），支持DDR2 667/800，DDR3 800/1066/1333内存（不能混插），支持RAID 0,1,5,10，有同轴以及IEEE1394接口，支持一条或两条PCI-E 2.0 16X等等。ICH10R相比ICH9R，新加入AHCI(串行ATA高级主控接口)，并强化唤醒、管理和安全功能。
比ICH10多出了一个RAID功能
其实侧面说明了，这台笔记本支持raid就应该是10r芯片组
这个南桥我觉得一些老玩家应该很熟悉了
ICH10R
INTEL芯片组P43、P45、G43、G45、X48与X58等的南桥，加入了1600前端总线的支持，还原生支持45nm酷睿，支持六个SATAII接口和两个eSATA接口，取消了原生IDE接口（可用其它的芯片扩展出），支持DDR2 667/800，DDR3 800/1066/1333内存（不能混插），支持RAID 0,1,5,10，有同轴以及IEEE1394接口，支持一条或两条PCI-E 2.0 16X等等。ICH10R相比ICH9R，新加入AHCI(串行ATA高级主控接口)，并强化唤醒、管理和安全功能。
比ICH10多出了一个RAID功能
其实侧面说明了，这台笔记本支持raid就应该是10r芯片组
还有一个东西
位于南桥和北桥之间的地方
Clock Generator 时钟脉冲发生器，为同步时序电路产生时钟信号的器件或装置。
更常见的做法是用性能稳定的压电石英晶体振荡器产生固定频率的谐振信号，再根据实际使用的需要，配以附加电路，生成满足要求的时钟信号。
实际的计算机系统因为不同的需要，在不同的场合可能会工作在不同的时钟频率上。例如，同一块主板上可以安装标称频率各不相同的多款CPU芯片。为了满足这样的要求，时钟发生器应具备一定的可配置能力，如通过主板上的跳线或开关，设定不同的输出频率。更进一步的做法是由主板上的BIOS或固件来设定时钟发生器的输出频率，称为可编程的时钟发生器。一些电脑爱好者在玩超频游戏时对CPU主频的修改，就是通过设置可编程时钟发生器来完成的。
位于南桥和北桥之间的地方
Clock Generator 时钟脉冲发生器，为同步时序电路产生时钟信号的器件或装置。
更常见的做法是用性能稳定的压电石英晶体振荡器产生固定频率的谐振信号，再根据实际使用的需要，配以附加电路，生成满足要求的时钟信号。
实际的计算机系统因为不同的需要，在不同的场合可能会工作在不同的时钟频率上。例如，同一块主板上可以安装标称频率各不相同的多款CPU芯片。为了满足这样的要求，时钟发生器应具备一定的可配置能力，如通过主板上的跳线或开关，设定不同的输出频率。更进一步的做法是由主板上的BIOS或固件来设定时钟发生器的输出频率，称为可编程的时钟发生器。一些电脑爱好者在玩超频游戏时对CPU主频的修改，就是通过设置可编程时钟发生器来完成的。
这块主板的背面有几个点要说一下
第一个说的就是IEEE 1394的芯片
这个芯片的型号是XIO2221ZAY
技术手册长达几百页
我挑一下重点说
Full×1 PCIExpress™(PCIe)Throughput
Utilizes100-MHz Differential PCIExpress Common Reference Clock or 125-MHz Single-Ended Reference Clock
Fully Supports Provisions of IEEE Std P1394b-2002
Fully Compliant With Provisions of IEEE Std 1394-1995fora High-Performance Serial Busand IEEE Std1394a-2000
One IEEE Std 1394b Fully Compliant Cable Port at 100MBit/s,200MBit/s,400MBit/s,and800MBit/s
EEPROM Configuration Support to Load Global Unique ID for 1394 Fabric
Active-State Link Power Management Saves Power When Packet Activity on the PCIExpress Link Is Idle,Using Both L0s and L1 States
更重要的是，这个东西能烫到你怀疑人生，甚至感觉低温烫伤
我在技术文档里面可能是没注意，反正没看到这个芯片的功耗
第一个说的就是IEEE 1394的芯片
这个芯片的型号是XIO2221ZAY
技术手册长达几百页
我挑一下重点说
Full×1 PCIExpress™(PCIe)Throughput
Utilizes100-MHz Differential PCIExpress Common Reference Clock or 125-MHz Single-Ended Reference Clock
Fully Supports Provisions of IEEE Std P1394b-2002
Fully Compliant With Provisions of IEEE Std 1394-1995fora High-Performance Serial Busand IEEE Std1394a-2000
One IEEE Std 1394b Fully Compliant Cable Port at 100MBit/s,200MBit/s,400MBit/s,and800MBit/s
EEPROM Configuration Support to Load Global Unique ID for 1394 Fabric
Active-State Link Power Management Saves Power When Packet Activity on the PCIExpress Link Is Idle,Using Both L0s and L1 States
更重要的是，这个东西能烫到你怀疑人生，甚至感觉低温烫伤
我在技术文档里面可能是没注意，反正没看到这个芯片的功耗
